IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re application of

Shoichi FURUHATA

Serial No.: NEW APPLICATION

Group Art Unit:

Filed: March 10, 2004

Examiner:

For:

SEMICONDUCTOR WAFER, SEMICONDUCTOR DEVICE, AND PROCESS FOR

MANUFACTURING THE SEMICONDUCTOR DEVICE

CLAIM FOR PRIORITY

Commissioner for Patents P.O. Box 1450 Alexandria, VA 22313-1450

Sir:

The benefit of the filing date of the following prior foreign application filed in the following country is hereby requested for the above-identified application and the priority provided in 35 U.S.C. § 119 is hereby claimed:

JAPAN 2003-129541 May 7, 2003

In support of this claim, a certified copy of said original foreign application is filed herewith. It is requested that the file of this application be marked to indicate that the requirements of 35 U.S.C. 119 have been fulfilled and that the Patent and Trademark Office kindly acknowledge receipt of this document.

Respectfully submitted,

Registration No. 31,923

Attorney Docket: FUJI:300

03/10/04

日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日 Date of Application:

2003年 5月 7日

出 願 番 号 Application Number:

特願2003-129541

[ST. 10/C]:

Applicant(s):

[J P 2 0 0 3 - 1 2 9 5 4 1]

出 願 人

富士電機デバイステクノロジー株式会社

2004年 2月 4日

特許庁長官 Commissioner, Japan Patent Office 今井康



【書類名】

特許願

【整理番号】

03P00713

【提出日】

平成15年 5月 7日

【あて先】

特許庁長官殿

【国際特許分類】

H01L 29/78

【発明者】

【住所又は居所】 神奈川県川崎市川崎区田辺新田1番1号 富士電機株式

会社内

【氏名】

古畑 昌一

【特許出願人】

【識別番号】

000005234

【氏名又は名称】 富士電機株式会社

【代理人】

【識別番号】

100104190

【弁理士】

【氏名又は名称】

酒井 昭徳

【手数料の表示】

【予納台帳番号】

041759

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【包括委任状番号】

0008358

【プルーフの要否】

要



【発明の名称】 半導体ウェハ、半導体装置および半導体装置の製造方法 【特許請求の範囲】

【請求項1】 主面から所定の深さまでの間に設けられた第1導電型の低濃度不純物層と、

前記低濃度不純物層の下側に設けられた第1導電型の高濃度不純物層と、

複数のチップに切断する際のダイシングラインの一部または全部に沿って設けられ、ダイシングラインを中心としてダイシングの切断代よりも幅が広く、かつ 主面から前記高濃度不純物層に達する第1導電型の高濃度不純物拡散領域と、

を具備することを特徴とする半導体ウェハ。

【請求項2】 前記高濃度不純物拡散領域は、格子状の平面パターンをなしていることを特徴とする請求項1に記載の半導体ウェハ。

【請求項3】 前記高濃度不純物層の抵抗値は0.05Ω・cm以下であることを特徴とする請求項1または2に記載の半導体ウェハ。

【請求項4】 主面から所定の深さまでの間に設けられた第1導電型の低濃度不純物層と、

前記低濃度不純物層の下側に設けられた第1導電型の高濃度不純物層と、

半導体素子が形成された素子領域の外側の、半導体ウェハを個々のチップに切断したときのダイシング領域の一部または全部に設けられ、主面から前記高濃度不純物層に達する第1導電型の高濃度不純物拡散領域と、

を具備することを特徴とする半導体装置。

【請求項5】 前記高濃度不純物層の抵抗値は0.05Ω・cm以下であることを特徴とする請求項4に記載の半導体装置。

【請求項6】 前記素子領域に、パワー半導体素子、および前記パワー半導体素子を制御する制御回路が作製されていることを特徴とする請求項4または5に記載の半導体装置。

【請求項7】 前記高濃度不純物拡散領域は、主面上に設けられた複数のバンプ電極のうちの1以上のバンプ電極に電気的に接続されていることを特徴とする請求項4~6のいずれか一つに記載の半導体装置。



【請求項8】 主面から所定の深さまでの間に第1導電型の低濃度不純物層を有し、かつ前記低濃度不純物層の下側に第1導電型の高濃度不純物層を有する半導体ウェハに、第1導電型の高濃度不純物拡散領域を、複数のチップに切断する際のダイシングラインの一部または全部に沿って、ダイシングラインを中心としてダイシングの切断代よりも幅が広く、かつ主面から前記高濃度不純物層に達するように形成する工程と、

前記半導体ウェハに素子を形成する工程と、

素子が形成された前記半導体ウェハをダイシングにより個々のチップに切断する工程と、

を含むことを特徴とする半導体装置の製造方法。

【請求項9】 前記高濃度不純物拡散領域を、マスクで被覆してダイシングラインの一部または全部に沿う領域のみを露出させ、不純物を含む高温ガス中に放置することにより、形成することを特徴とする請求項8に記載の半導体装置の製造方法。

【請求項10】 前記高濃度不純物拡散領域を、不純物を含む材料でダイシングラインの一部または全部に沿う領域を被覆し、高温で放置することにより、 形成することを特徴とする請求項8に記載の半導体装置の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、半導体ウェハ、半導体装置および半導体装置の製造方法に関する。 特に、主面上に設けられたバンプ電極に、主面から所定の深さのところに存在す る高濃度不純物層を、主面から高濃度不純物層に達する高濃度不純物拡散領域を 介して電気的に接続した構成の半導体装置を製造する際に用いられる半導体ウェ ハ、並びにその半導体ウェハを用いて作製された半導体装置およびその半導体装 置の製造方法に関する。

 $[0\ 0\ 0\ 2]$

【従来の技術】

主面上に設けられた電極に、主面から所定の深さのところに存在する高濃度不



純物層を電気的に接続するため、主面から高濃度不純物層に達する深さのトレンチを形成し、このトレンチ内をメタルや低抵抗ポリシリコンや高不純物濃度のシリコンで埋めた構成の半導体素子が公知である(たとえば、特許文献 1 参照。)

[0003]

また、スクライブライン上に形成したスルーホールの側面を被覆する金属層を 介して、ウェハ表裏間の電気接合をとる構成が公知である(たとえば、特許文献 2参照。)。また、基板にスルーホールを形成し、そのスルーホール内をメッキ 金属で埋めることにより、基板の両面に形成された配線パターンを相互に導通さ せる方法が公知である(たとえば、特許文献3参照。)。

[0004]

【特許文献1】

特開2002-353452号公報

【特許文献2】

特開2002-261192号公報

【特許文献3】

特開2002-141440号公報

[0005]

【発明が解決しようとする課題】

しかしながら、上記特許文献1乃至3に開示されているように、半導体ウェハ等にトレンチやスルーホールを形成すると、半導体装置の製造プロセスにおいて、半導体ウェハ等を取り扱う際に、ウェハが割れたり、欠けたりしやすいという問題点がある。また、トレンチやスルーホールをメタルやシリコン等で埋めると、トレンチやスルーホール内にボイドが残りやすいという問題点がある。さらには、トレンチやスルーホールを埋める材料がメタルであると、メタルと半導体とでは熱膨張率が異なるため、半導体ウェハが反ってしまうという問題点がある。

[0006]

本発明は、上記問題点に鑑みてなされたものであって、半導体ウェハにトレン チやスルーホールを形成することなく、ウェハの所定の深さのところに設けられ



た高濃度不純物層を、ウェハの主面上に設けられる電極に電気的に接続することが可能な構成の半導体ウェハ、その半導体ウェハを用いて作製した半導体装置およびその半導体装置の製造方法を提供することを目的とする。

[0007]

【課題を解決するための手段】

上記目的を達成するため、本発明にかかる半導体ウェハは、主面から所定の深さまでの間に設けられた第1導電型の低濃度不純物層と、前記低濃度不純物層の下側に設けられた第1導電型の高濃度不純物層と、複数のチップに切断する際のダイシングラインの一部または全部に沿って設けられ、ダイシングラインを中心としてダイシングの切断代よりも幅が広く、かつ主面から前記高濃度不純物層に達する第1導電型の高濃度不純物拡散領域と、を具備することを特徴とする。

[0.00.8]

この発明において、たとえば、前記高濃度不純物拡散領域は、格子状の平面パターンをなしていてもよい。また、前記高濃度不純物層の抵抗値は 0.05 Ω・c m以下であるとよい。

[0009]

この発明によれば、半導体ウェハにトレンチやスルーホールを形成することなく、半導体ウェハの深いところに設けられた高濃度不純物層に、半導体ウェハの主面上に形成される電極を、高濃度不純物拡散領域を介して電気的に接続した構成の半導体装置を作製することが可能な半導体ウェハが得られる。

$[0\ 0\ 1\ 0\]$

また、上記目的を達成するため、本発明にかかる半導体装置は、主面から所定の深さまでの間に設けられた第1導電型の低濃度不純物層と、前記低濃度不純物層の下側に設けられた第1導電型の高濃度不純物層と、半導体素子が形成された素子領域の外側の、半導体ウェハを個々のチップに切断したときのダイシング領域の一部または全部に設けられ、主面から前記高濃度不純物層に達する第1導電型の高濃度不純物拡散領域と、を具備することを特徴とする。

[0011]

この発明において、たとえば、前記高濃度不純物層の抵抗値は 0.05Ω・c



m以下であるとよい。また、前記素子領域に、パワー半導体素子、および前記パワー半導体素子を制御する制御回路が作製されていてもよい。また、前記高濃度不純物拡散領域は、主面上に設けられた複数のバンプ電極のうちの1以上のバンプ電極に電気的に接続されていてもよい。

[0012]

この発明によれば、半導体チップの外周縁部分のダイシング領域に、半導体基板の深いところに設けられた高濃度不純物層と、半導体基板の主面上に形成される電極とを電気的に接続するための高濃度不純物拡散領域を有する半導体装置が得られる。

[0013]

また、上記目的を達成するため、本発明にかかる半導体装置の製造方法は、主面から所定の深さまでの間に第1導電型の低濃度不純物層を有し、かつ前記低濃度不純物層の下側に第1導電型の高濃度不純物層を有する半導体ウェハに、第1導電型の高濃度不純物拡散領域を、複数のチップに切断する際のダイシングラインの一部または全部に沿って、ダイシングラインを中心としてダイシングの切断代よりも幅が広く、かつ主面から前記高濃度不純物層に達するように形成する工程と、前記半導体ウェハに素子を形成する工程と、素子が形成された前記半導体ウェハをダイシングにより個々のチップに切断する工程と、を含むことを特徴とする。

[0014]

この発明において、たとえば、前記高濃度不純物拡散領域を、マスクで被覆してダイシングラインの一部または全部に沿う領域のみを露出させ、不純物を含む高温ガス中に放置することにより、形成するようにしてもよい。あるいは、前記高濃度不純物拡散領域を、不純物を含む材料でダイシングラインの一部または全部に沿う領域を被覆し、高温で放置することにより、形成するようにしてもよい

[0015]

この発明によれば、半導体ウェハにトレンチやスルーホールを形成することな く、半導体基板の深いところに設けられた高濃度不純物層に、半導体基板の主面 上に形成された電極を、半導体チップの外周縁部分のダイシング領域に設けられた高濃度不純物拡散領域を介して電気的に接続した構成の半導体装置が得られる。

[0016]

【発明の実施の形態】

以下に、本発明の実施の形態について図面を参照しつつ詳細に説明する。図4 ~図7は、本発明にかかる半導体ウェハの構成を説明するための図である。図6 は、半導体ウェハの全体の概略構成を示す平面図である。図6 において、符号2 は、半導体ウェハ1を個々のチップに切断する際の切断線を示すダイシングラインである。

[0017]

このダイシングライン2に沿って、高濃度不純物拡散領域である n ++拡散領域 3 が形成されている。つまり、n ++拡散領域 3 は、半導体装置の製造プロセスの 実行により半導体装置が形成される各素子領域 4 を囲むように、たとえば格子状の平面パターンをなすように設けられている。

[0018]

図5は、半導体ウェハ1の一部の構成を模式的に示す平面図であり、図4は、図5のIV-IVにおける断面構成を示す縦断面図である。図4および図5に示すように、半導体ウェハ1は、高濃度不純物層であるn++層11の上に低濃度不純物層であるn-層12が積層されている。n++拡散領域3は、n-層12の表面に露出し、かつn++層11にまで達している。なお、図5では、視認しやすいように、n++拡散領域3に斜線を付す。

[0019]

図4および図5において、符号41は、パワーMOSFETやIGBT(絶縁 ゲート型バイポーラトランジスタ)などのパワー半導体素子が形成されるパワー 半導体素子形成領域である。符号42は、パワー半導体素子を制御する制御回路 が形成されるIC形成領域である。

[0020]

ここで、特に限定しないが、一例として、半導体ウェハ1に作製されるパワー

半導体素子の耐圧を60V級とした場合の主要部分の寸法や電気的特性値について説明する。たとえば図7に示すように、n-層12の厚さ、すなわちウェハ表面からn++層11までの深さは 10μ mである。各チップの平面形状を3mm×3mmの正方形状とすると、後述するように各チップの外周縁に 50μ m幅のn++拡散領域3を残す必要がある。

[0021]

ダイシングの際に刃幅が 25μ mのダイサーを用いると、ダイサーの刃によって除去される部分(図7、A-B-C-Dで囲まれる部分)、すなわち切断代13の幅は約 25μ mである。したがって、n++拡散領域3の幅は 125μ m(= 25μ m+ 50μ m)となる。また、特に図示しないが、各チップの平面形状を2mm×2mmの正方形状とした場合には、後述するように各チップの外周縁に 75μ m幅のn++拡散領域3を残す必要があるので、n++拡散領域3の幅は 175μ m(= 25μ m+ 75μ m)である。

[0022]

各チップの外周縁に残るn++拡散領域3の幅が上述した寸法である理由について説明する。図8は、半導体ウェハ1をダイシングして得られたチップ5の要部の寸法を説明するための断面図である。図8に示すように、n++拡散領域3の幅および長さをそれぞれ t および L_1 , L_2 とする。n++層1 1 の抵抗値をたとえば0. 0 1 8 Ω · c m とし、出力段M O S F E T のオン抵抗をたとえば1 2 0 m Ω とする。

[0023]

[0024]

2 (t (L₁+L₂)) = 0. 0 1 8 Ω · c m×0. 0 0 1 c m/3 m Ω [0 0 2 5]

チップサイズが $3 \, \text{mm} \times 3 \, \text{mm}$ である場合には、 L_1 および L_2 は $3 \, \text{mm}$ であるから、上記式より、t は上述した通り、 $0.05 \, \text{cm}$ ($50 \, \mu \, \text{m}$)となる。こ

のときのn ++拡散領域 3 がウェハ表面に露出する面積は、 $0.60 \, mm^2$ ($=0.05 \, mm \times 3 \, mm \times 4$)である。パワー半導体素子の通常動作電流を 3 A とすると、電流密度は $5 \times 10^2 \, A/c \, m^2$ (=3 A/ $0.60 \, mm^2$)であり、十分に低いので、何ら問題はない。

[0026]

また、チップサイズが $2\,\mathrm{mm}\times2\,\mathrm{mm}$ である場合には、 L_1 および L_2 は $2\,\mathrm{mm}$ であるから、上記式より、 t は上述した通り、 $0.0075\,\mathrm{cm}$ ($75\,\mu\mathrm{m}$) となる。このときも、n++拡散領域3の露出面積は、 $0.60\,\mathrm{mm}^2$ ($=0.07\,\mathrm{mm}\times2\,\mathrm{mm}\times4$) であり、電流密度は $5\times10^2\mathrm{A/cm}^2$ ($=3\,\mathrm{A/0}.60\,\mathrm{mm}^2$) である。

[0027]

つぎに、上述した構成の半導体ウェハ1を用いて作製される半導体装置の構成について説明する。図1は、半導体装置の構成を模式的に示す縦断面図であり、図2のI-Iにおける断面構成を示す。図2は、本発明にかかる半導体装置の構成を模式的に示す平面図である。

[0028]

図1および図2に示すように、n++拡散領域3は、半導体チップ5の外周縁に沿って設けられている。上述したように、このn++拡散領域3が設けられている領域は、半導体ウェハ1のダイシング領域である。そして、n++拡散領域3は、n-層12の表面からn+件層11にまで達しており、n++拡散領域3はn+件層1

[0029]

n++拡散領域3の表面には、導電材51がオーミック接触している。導電材51の先端には、バンプ電極61が設けられている。したがって、n++層11は、n++拡散領域3および導電材51を介してバンプ電極61に電気的に接続されている。

[0030]

また、半導体チップ5には、パワー半導体素子部14およびIC部15が形成されている。特に図示しないが、パワー半導体素子部14には、たとえばMOS

FET、IGBT、バイポーラトランジスタ、またはダイオードなどが形成される。また、IC部15には、СМОSデバイスなどが形成される。パワー半導体素子部14およびIC部15は、n-層12内に形成されたpウェル(図示省略)や、このpウェル内にさらに形成されたnウェル(図示省略)の中に作製される。

[0031]

パワー半導体素子部14においては、図示しないパワー半導体デバイスに電気的に接続された電極膜52に、導電材53が接続している。そして、導電材53 の先端には、バンプ電極62が設けられている。したがって、図示しないパワー半導体デバイスは、電極膜52および導電材53を介してバンプ電極62に電気的に接続されている。

[0032]

IC部15においては、図示しないCMOSデバイス等に電気的に接続された 導電材54の先端に、バンプ電極63が設けられている。つまり、図示しないC MOSデバイスは、導電材54を介してバンプ電極63に電気的に接続されてい る。なお、導電材51,53,54および電極膜52は、適宜、絶縁膜55,5 6により、互いに、あるいは半導体部分と絶縁されている。また、導電材51, 53,54および電極膜52は、表面保護膜57により被覆されている。

[0033]

バンプ電極 6 1, 6 2, 6 3 は、半導体チップ 5 を図示しない回路基板に実装する際の回路基板との電気的接続点となる。特に限定しないが、本実施の形態では、すべてのバンプ電極 6 1, 6 2, 6 3 は、半導体チップ 5 の一主面上に設けられている。つまり、この半導体チップ 5 は表面実装用のものである。

[0034]

つぎに、上述した構成の半導体装置の製造方法について説明する。図 3 は、製造プロセスを説明するためのフローチャートである。まず、たとえばAs ドープのn++層 1 1 上に、厚さが 1 0 μ mのリンドープのn-層 1 2 をエピタキシャル成長させたウェハを作製する(ステップ S 1)。ついで、ダイシングライン 2 に沿って、n++拡散領域 3 を形成する(ステップ S 2)。

[0035]

n++拡散領域3を形成するにあたっては、つぎの3つの手段のうちのいずれか一つを適用することができる。第1の手段は、ウェハ表面の、n++拡散領域3の形成領域にリン等の不純物イオンをイオン注入した後、所定の高温度で所定の時間、ウェハの熱処理をおこない、注入された不純物イオンを熱拡散させるものである。第2の手段は、ウェハ表面に、n++拡散領域3の形成領域が露出し、かつそれ以外の領域を被覆するマスクを形成し、リン等の不純物を含む高温ガス中にウェハを所定時間、放置するものである。第3の手段は、ウェハ表面の、n++拡散領域3の形成領域を露出させ、その露出面を、リン等の不純物を含む材料で被覆した状態で、所定の高温度で所定の時間、ウェハを放置するものである。

[0036]

ついで、素子の形成、すなわち、パワー半導体素子部14およびIC部15にそれぞれ周知の製造プロセスによりデバイスを作製する(ステップS3)。なお、それらのデバイスの製造プロセスについては、説明を省略する。ついで、バンプ電極61,62,63を形成する(ステップS4)。そして、ダイシングをおこなって個々のチップ5に分割し(ステップS5)、終了する。

[0037]

上述した実施の形態によれば、n++拡散領域3が、ウェハ表面から、半導体ウェハ1の深いところに設けられたn++層11に達するように形成されているので、このn++拡散領域3を介して、n++層11に電気的に接続するバンプ電極61をウェハ表面上に設けることができる。したがって、半導体ウェハ1にトレンチやスルーホールを形成することなく、半導体基板の一主面上にすべてのバンプ電極61,62,63を有するような半導体装置を作製することができる。

[0038]

また、実施の形態によれば、トレンチやスルーホールを形成しないので、半導体装置を製造する途中で、半導体ウェハ1が割れたり、欠けたりするのを防ぐことができる。また、トレンチやスルーホールをメタルやシリコン等で埋めることもないので、ボイドが発生したり、半導体ウェハ1が反ったりするのを防ぐことができる。

[0039]

また、実施の形態によれば、チップ表面上のダイシング領域と、n++層11を介してn-層12に電圧を加えたときにn-層12とpウェルとの接合部に発生する空乏層の広がりを制限する領域を利用して、不純物濃度が濃く、かつ深いn++拡散領域3が形成されているので、チップ面積の大幅な増大を招くことなく、n++拡散領域3を備えた半導体ウェハ1および半導体装置が得られる。

[0040]

したがって、チップサイズと同様のサイズでチップの一主面に電極を有する半 導体素子用のチップサイズパッケージ(CSP)を実現することができる。なお 、一般に、濃く深い拡散層を形成するには大きな面積が必要となり、チップ面積 の大幅な増大を招いてしまう。

$[0\ 0\ 4\ 1]$

また、実施の形態によれば、n++拡散領域3を形成した後に、パワー半導体素 子部14およびIC部15にそれぞれ所望のデバイスを作製するので、それらデ バイスが不要な熱履歴を受けるのを防ぐことができる。

$[0\ 0\ 4\ 2]$

以上において本発明は、上述した実施の形態に限らず、種々変更可能である。 たとえば、半導体チップ5の外周縁の一部に n + + 拡散領域3が存在する構成としてもよい。また、実施の形態では、第1導電型を n型(第2導電型を p型)としたが、本発明は、第1導電型を p型(第2導電型を n型)としても同様に成り立つ。また、上述した寸法や電気的特性値等は一例であり、本発明はこれに限定されるものではない。また、本発明は、シリコン半導体に限らず、たとえばSiCなどの化合物半導体など、他の半導体材料にも適用可能である。

$[0\ 0\ 4\ 3]$

【発明の効果】

本発明によれば、半導体ウェハにトレンチやスルーホールを形成することなく、半導体ウェハの深いところに設けられた高濃度不純物層に電気的に接続する電極を、半導体ウェハの主面上に形成することが可能な半導体ウェハが得られる。また、半導体基板の主面上に、半導体基板の深いところに設けられた高濃度不純

物層に電気的に接続する電極を設けた構成の半導体装置が得られる。

【図面の簡単な説明】

【図1】

本発明にかかる半導体装置の構成を模式的に示す縦断面図である。

【図2】

本発明にかかる半導体装置の構成を模式的に示す平面図である。

【図3】

本発明にかかる半導体装置の製造プロセスを説明するためのフローチャートである。

[図4]

本発明にかかる半導体ウェハの一部の構成を模式的に示す縦断面図である。

【図5】

本発明にかかる半導体ウェハの一部の構成を模式的に示す平面図である。

【図6】

本発明にかかる半導体ウェハの概略構成を示す平面図である。

【図7】

本発明にかかる半導体ウェハの要部の寸法を説明するための断面図である。

【図8】

本発明にかかる半導体装置の要部の寸法を説明するための断面図である。

【符号の説明】

- 1 半導体ウェハ
- 2 ダイシングライン
- 3 高濃度不純物拡散領域 (n++拡散領域)
- 4 素子領域
- 5 チップ
- 11 高濃度不純物層 (n++層)
- 12 低濃度不純物層 (n-層)
- 13 切断代
- 14 パワー半導体素子部


15 IC部

61,62,63 バンプ電極


【書類名】

図面


【図1】




【図2】




【図3】




【図4】




【図5】




【図6】



【図7】



【図8】



【書類名】 要約書

【要約】

【課題】 半導体ウェハにトレンチやスルーホールを形成することなく、ウェハの所定の深さのところに設けられた高濃度不純物層を、ウェハの主面上に設けられる電極に電気的に接続すること。

【解決手段】 半導体ウェハ1のダイシング領域に n ++拡散領域3 を、ウェハ表面から、半導体ウェハ1の深いところに設けられた n ++層 1 1 に達するように、イオン注入法や拡散法により形成する。その際、ダイシングにより分割された各チップの外周縁に n ++拡散領域3 が残るように、 n ++拡散領域3 の幅をダイサーの刃幅よりも広くする。そして、 n ++拡散領域3 を介して、 n ++層 1 1 に電気的に接続するバンプ電極6 1 をウェハ表面上に形成し、ダイシングをおこなう。

【選択図】 図1

【書類名】 出願人名義変更届(一般承継)

【整理番号】 03P00713

【提出日】平成15年11月 7日【あて先】特許庁長官 殿

【事件の表示】

【出願番号】 特

特願2003-129541

【承継人】

【識別番号】 503361248

【氏名又は名称】 富士電機デバイステクノロジー株式会社

【承継人代理人】

【識別番号】 100088339

【弁理士】

【氏名又は名称】 篠部 正治 【電話番号】 03-5435-7241

【提出物件の目録】

【物件名】 権利の承継を証明する書面 1

【援用の表示】 特願2003-325949の出願人名義変更届(一般承継)に

添付した会社分割承継証明書

【物件名】 承継人であることを証明する書面 1

【援用の表示】 特願2002-298068の出願人名義変更届(一般承継)に

添付した登記簿謄本

【包括委任状番号】 0315472

特願2003-129541

出願人履歴情報

識別番号

[000005234]

1. 変更年月日

1990年 9月 5日

[変更理由]

新規登録

住 所

神奈川県川崎市川崎区田辺新田1番1号

氏 名

富士電機株式会社

2. 変更年月日

2003年10月 2日

[変更理由]

名称変更

住 所 名

神奈川県川崎市川崎区田辺新田1番1号

富士電機ホールディングス株式会社

ページ: 2/E

特願2003-129541

出願人履歷情報

識別番号

[503361248]

1. 変更年月日

2003年10月 2日

[変更理由] 住 所 新規登録 東京都品川区大崎一丁目11番2号

氏 名

富士電機デバイステクノロジー株式会社